募集要項
【機電ー論理回路設計】経験者募集!LSI論理回路設計(神奈川県横浜市)
- 経験者優遇
LSI論理回路設計・検証業務
・要求仕様に基づく回路検討、詳細設計~RTL作成
・検証仕様の作成、検証の実施
・客先との折衝業務(仕様検討について)
技術・資格 |
必須:Verilog/VHDLの実務経験3年以上 |
---|---|
給与 |
想定年収:450万円~700万円 |
勤務地 |
神奈川県横浜市 |
勤務時間 |
9:00~18:00(プロジェクトにより異なる) |
休日・休暇 |
※休日・休暇は、プロジェクト・配属先企業のカレンダーによる |
待遇・ 福利厚生 |
◆健康保険 |
留意事項 |
試用期間3ヶ月 条件変更無し |
管理No. |
立川928 |