募集要項
【光通信装置のFPGA設計】横浜市/ベテラン歓迎
【光通信装置のFPGA設計】
Verilog-HDLを用いて通信装置向け論理設計から評価
既存デザインの解析検討業務
上記付随する手順書作成や打ち合わせ等対応
※使用ツール:Verilog-HDL
技術・資格 |
【マスト】 |
---|---|
給与 |
想定年収:446万円~610万円 |
勤務地 |
神奈川県横浜市 |
勤務時間 |
勤務時間:8:50~17:20(休憩:45分) |
休日・休暇 |
◆年間休日123日(2024年度) |
待遇・ 福利厚生 |
◆健康保険 |
留意事項 |
試用期間3ヶ月 条件変更無し |
管理No. |
厚木867 |