募集要項
【機電-設計】ASIC/FPGA開発(フロントエンド)/HDL言語/名古屋勤務
- 経験者優遇
<職務詳細>
当社のお客様先にて、ASIC/FPGA開発(フロントエンド)をお任せいたします。
<業務内容>
・HDL言語(Verilog-HDL)による論理設計/検証経験
・FPGA用開発ツールを使用した開発
・論理シミュレーターを用いての検討
<使用ツール>
HDL言語(Verilog-HDL)、FPGA用開発ツール、論理シミュレーター
<必須スキル>
高専卒・短大以上(電気・電子専攻/機械)
<こんな方お歓迎しています>
・スキルを活かして活躍したい人
・Iターン、Uターン、Jターン歓迎
<カジュアル面談も歓迎!!>
弊社では、掲載されている求人以外にも多数の案件をご用意しております。
カジュアル面談を通じて、あなたのスキルや希望に合った最適な案件をご紹介いたします。
また、ご経験やスキルに応じて他の案件をご提案させていただくことも可能ですので、面談の際にはぜひあなたの希望や目標をお聞かせください。
少しでも興味を持っていただいた方は、お気軽に【カジュアル面談】からお申し込みください。
技術・資格 |
【必須スキル】 |
---|---|
給与 |
想定年収:510万円~750万円 |
勤務地 |
愛知県名古屋市 |
勤務時間 |
日勤 |
休日・休暇 |
※休日・休暇は、プロジェクト・配属先企業のカレンダーによる |
待遇・ 福利厚生 |
◆健康保険 |
管理No. |
刈谷431 |